Laporan Akhir 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Simulasi  

6. Analisa  

7. Link Download  

Modul 4

Laporan Akhir Percobaan 1

1. Jurnal [Kembali]

2. Alat dan Bahan[Kembali]

A. Alat dan Bahan (Modul De Lorenzo)

1. Jumper

Gambar 1. Jumper

2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

3. Rangkaian Simulasi[Kembali]

4. Prinsip Kerja Rangkaian[Kembali]

• Pada kondisi 1 ini switch B3-B6 terhubung pada aktif low atau Saat berlogika 0. selanjutnya Input Bo dan B₂ berlogika 1 atau aktif high, input B1 dont care. berdasarkan inputan - Inputan dengan memasukan data pada B1 maka pada outputnya mengalami pergeseran dimana output pertama menjadi masukan di jk flipklop kedua dan seterusnya begitu. output yang dihubungkan ke H7, H6, HS, H4 hidup secara bergantian jadi pada kondisi 1 ini menpakan kondisi siso Karna Pada register SISO Jalur masuk data berjumlah salu dan jalur keluaran juga berjumlah satu. pada register Siso ini juga data mengalami pergeseran hal ini sesuai dengan percobaan yang telan dilakukan dimana flipflop pertama menerima masukan dari input, sedangkan Flipflop kedua menerima masuikan dari flipflop pertama dan seterusnya dapat dibuktikan dengan output yang didapatkan hidup secara bergantian.
• Kondisi 2, Input B3-B6 diberikan aktif low atau berlogika 0, lalu B1 dont care, B0 diberikan aktif high atau berlogika 1 dan B2= panah. Berdasarkan data inputan tersebut, dengan memasukan data satu per satu. maka output yang didapatkan Keluar secara serempak maka kondisi tersebut merupakan SIPO karna pada register SIPO mempunyai satu saluran masukan saluran keruaran sejumlah Flip-flop yang menyusunnya. Pada register SIPO ini data yang masuk satu per satu atau secara serial dan dikeluarkan secara serentak (secara Paralel).
• Pada kondisi 3 ini diberikan inputan dengan B3-B6 nya dont care, selanjutnya B1 diberikan Inputan Aktif low dan B0 dan B2 Aktif high. kondisi ini merupakan kondisi PISO karena pada percobaan didapatkan dengan memasukkan data secara serentak dan output yang keluar satu per satu. Hal ini sesuai dengan teori register PISO dimana pada register PISO, mempunyai jalur masuk kan sejumlah flipflop yang menyusunnya dan hanya mempunyai satu jalur keluaran. Dan juga pada register. PISO ini data yang dimasukkan dalam register secara secara serentak dan data yang dikeluarkan serial.
• Pada kondisi 4 ini diberikan masukan B3-B6 = X, kemudian Bo aktif high, lalu B1 dan B₂ berlogika aktip low. B kondisi ini merupakan kondisi pipo karna saat data dimasukan serentakdan output yang didapatkan juga serentak. hali ini sesuai dengan jumlah flipflop yang menyusunnya dimana pada jenis PIPO ini data masuk dan keluar secara serentak

5. Video Simulasi[Kembali]

6. Analisa[Kembali]

1. Apa pengaruh clock pada rangkaian?

    Jawab :

        Clock berfungsi untuk mengontrol kapan data akan digeser diri satu flip-flop ke flip-flop lainnya atau berikutnya. Dimana setiap kali ada pulsa clock data akan bergeser satu posisi.

• Kondisi 1 : SISO, setiap ada pulsa clock, lalu bit data akan masuk dan bit yang paling awal akan keluar, disini clock mengatur kecepatan pergeseran  data.
• Kondisi 2 : SIPO, ketika clock berpulsa, data terus bergeser hingga semua bit data masuk dan tersimoan dalam register.
• Kondisi 3 ; PISO, ketika clock berpulsa pertama kali, semua bit data akan dimasukkan ke register.
• Kondisi 4 : PIPO, ketika clock berpulsa, semua bit data akan langsung masuk dan keoluar secara bersamaan.

7. Link Download[Kembali]

• Rangakaian simulasi [klik disini]
• Video simulasi [klik disini]
• HTML [klik disini]
• Datasheet IC 74LS90 [klik disini]